臺積電將于2024年取得high-NA EUV 或用于2nm工藝量產(chǎn)

  ICC訊  臺積電研究發(fā)展資深副總經(jīng)理米玉杰透露，將在2024年取得ASML下世代極紫外光微影設(shè)備(high-NA EUV)，為客戶發(fā)展相關(guān)的基礎(chǔ)設(shè)施與架構(gòu)解決方案。

  不過，臺積電業(yè)務(wù)開發(fā)資深副總經(jīng)理張曉強則表示，2024年取得設(shè)備后，初期主要用于與合作伙伴共同研究，尚不會量產(chǎn)。據(jù)悉，這款新型EUV系統(tǒng)將提供0.55數(shù)值孔徑，與此前配備0.33數(shù)值孔徑透鏡的EUV系統(tǒng)相比，精度會有所提高，可以實現(xiàn)更高分辨率的圖案化。

  據(jù)悉，臺積電的目標是2025年量產(chǎn)其N2工藝，而現(xiàn)階段主要是其他N3工藝的產(chǎn)量和良品率，這被認為是世界上最先進的芯片制造技術(shù)之一。隨著英特爾Meteor Lake延期，以及N3工藝的效能未讓蘋果滿意，臺積電很可能放棄N3工藝，將重點轉(zhuǎn)移到明年量產(chǎn)的N3E工藝，這屬于第二版3nm制程。

  與3nm制程節(jié)點不同，2nm制程節(jié)點將使用Gate-all-around FETs(GAAFET)晶體管，臺積電稱相比3nm工藝會有10%到15%的性能提升，還可以將功耗降低25%到30%。預(yù)計N2工藝于2024年末將做好風險生產(chǎn)的準備，并在2025年末進入大批量生產(chǎn)，客戶在2026年就能收到首批芯片。